TSMC đẩy mạnh chiến lược công nghệ 28nm

Phần trình bày thú vị nhất đối với tôi tại Hội thảo TSMC (TSMC Symposium) đông đúc vào tuần trước (so với thời điểm bài báo này được xuất bản, ngày 11/4/2015 – người dịch) là phần “Cập nhật Công nghệ Mới” (Advanced Technology Updates) của Tiến sĩ BJ Woo. Quả là một sự trùng hợp vì tôi đã gặp BJ trong lần đến Fab 12 gần đây nhất. Hầu như tất cả những gì chúng tôi đã thảo luận là về việc TSMC sẽ có những kế hoạch mạnh mẽ hơn trong năm nay nhưng tôi chưa thực sự liên kết được mọi việc với nhau cho đến khi nghe phần trình bày của bà. Ví dụ mà tôi dùng ở đây là công nghệ 28nm nhưng chắc chắn là nó cũng đúng với tất cả các quy trình bán dẫn khác của TSMC trong tương lai.

Been-Jon Woo

Been-Jon Woo

Trước tiên tôi phải nói với các bạn rằng BJ là một nhà điều hành thành công và rất có uy tín trong lĩnh vực bán dẫn. Bà trải qua phần lớn thời gian trong 30 năm sự nghiệp của mình với công việc thiết kế DRAM và bộ vi xử lý ở trụ sở của Intel tại Santa Clara (bà có 13 bằng sáng chế). Năm 2009 bà gia nhập TSMC và chịu trách nhiệm quy hoạch lộ trình cho các công nghệ mới ở mức 28nm và 20nm. Hiện tại bà là Phó Chủ tịch Phát triển Kinh doanh.

Theo các thông cáo báo chí gần đây và các bình luận của giới phân tích dựa trên các bài báo đó, mà thực ra những người này cũng không biết gì hơn, thì các nhà máy bán dẫn khác đang xâu xé miếng bánh 28nm mà TSMC đang giữ. Những bài báo như vậy sẽ được nhiều người xem nhưng chúng không chính xác. Nên nhớ rằng có hai phiên bản 28nm: phiên bản gate-first (nghĩa là cực cổng được hình thành trước tiên rồi mới đến cực drain và gate – người dịch) và phiên bản HKMG gate-last (nghĩa là cực cổng bằng kim loại được hình thành sau cùng, sau khi cực drain và và source đã được hình thành). Chuyển một thiết kế trên công nghệ 28nm gate-last của TSMC đang trong giai đoạn sản xuất với tỷ lệ chíp tốt (yield) hơn 90% sang một quy trình gate-first là chuyện tuyệt đối điên rồ. Thậm chí việc chuyển một thiết kế trong giai đoạn sản xuất đại trà sang một quy trình gate-last tương thích với “T” (ám chỉ TSMC – người dịch) ở các nhà máy của UMC và SMIC cũng khá rủi ro. Nhưng tất nhiên là nó sẽ xảy ra vì nếu bạn muốn thương lượng để có mức giá tốt hơn từ một nhà sản xuất thì bạn phải ở trong tư thế có thể sử dụng một nhà sản xuất khác trước khi ngồi vào bàn đàm phán.

Có được tỷ lệ chíp tốt (yield) cao không chỉ đem lại giá thành thấp mà còn cho phép dung sai thiết kế lớn hơn và đó chính là điều mà TSMC nhấn mạnh tại hội nghị. Vào thời điểm này TSMC có năm phiên bản của công nghệ 28nm: HP (high performance – hiệu năng cao), HPM (high performance mobile – hiệu năng cao cho ứng dụng di động), HPL (high performance low power – hiệu năng cao cho ứng dụng công suất thấp), và LP (công suất thấp). TSMC đã đưa ra thêm hai phiên bản mới: HPC+ là một phiên bản còn nhanh hơn cả HP, và UPL là phiên bản tiêu thụ điện năng cực thấp (ultra-low power) cho các ứng dụng Internet Vạn vật (IoT) và các ứng dụng chạy pin.

Công nghệ 28HPC+ tiết kiệm diện tích hơn khi có các thư viện với các cell có chiều cao bằng 9 và 7 track (một track bằng độ rộng tối thiểu của một đường dây kim loại cộng với khoảng cách tối thiểu giữa hai đường dây kim loại – người dịch) trong khi các cell trên công nghệ 28HPC có chiều cao 12 và 9 track. Luật thiết kế thì như nhau nhưng công nghệ 28HPC+ cung cấp dung sai thiết kế lớn hơn nên hiệu suất tốt hơn đến 15%. Công nghệ 28ULP thì rất giống công nghệ 55ULP và 40ULP vốn đã được đưa vào sản xuất đại trà. So với công nghệ LP thì công nghệ ULP có điện áp hoạt động thấp hơn từ 20% đến 30% để giảm tiêu hao điện năng trong chế độ hoạt động lẫn chế độ chờ. Điều này làm tăng thời gian sử dụng pin từ 2 đến 10 lần. Mục tiêu của công nghệ ULP tất nhiên là IoT và các thiết bị đeo trên người.

Thông báo quan trọng khác về công nghệ 28nm mà BJ đưa ra là công nghệ 28nm của TSMC đã đạt được các yêu cầu để sử dụng trên ô-tô. Đây là công nghệ 28nm đầu tiên làm được điều này. Đây là chắc chắn là một điều rất đáng quan tâm khi xét tới sự tăng trưởng của các thiết bị điện tử trên xe hơi và các xe hơi tự lái trong tương lai.

Tương tự như vậy, BJ cũng nói về một quy trình 16nm mới sắp ra đời có tên là 16FFC, trong đó C đại diện cho “compact” có nghĩa là “nhỏ gọn”. Đó là một phiên bản có tính kinh tế hơn so với phiên bản 16FF+ và hướng tới các ứng dụng cần tính cạnh tranh trong giá thành và mức tiêu thụ điện năng. Công suất tiêu thụ được cho là sẽ giảm hơn 50% và giá thành thì sẽ rất cạnh tranh trên các thị trường chính.

Khi BJ nói với tôi trong lần gặp mặt rằng TSMC sẽ có những kế hoạch mạnh mẽ hơn, tôi tin rằng đã thấy ánh mắt bà ngời sáng và bây giờ tôi đã hiểu vì sao. Đây sẽ một năm tuyệt vời cho các công ty bán dẫn fabless (là các công ty bán dẫn nhưng không có nhà máy và phải nhờ vào những công ty như TSMC để sản xuất chip – người dịch). Chắc chắn là như vậy!


Advertisements

Trả lời

Mời bạn điền thông tin vào ô dưới đây hoặc kích vào một biểu tượng để đăng nhập:

WordPress.com Logo

Bạn đang bình luận bằng tài khoản WordPress.com Đăng xuất / Thay đổi )

Twitter picture

Bạn đang bình luận bằng tài khoản Twitter Đăng xuất / Thay đổi )

Facebook photo

Bạn đang bình luận bằng tài khoản Facebook Đăng xuất / Thay đổi )

Google+ photo

Bạn đang bình luận bằng tài khoản Google+ Đăng xuất / Thay đổi )

Connecting to %s

%d bloggers like this: