Sơ lược về FD-SOI

Trong mấy tuần gần đây, FD-SOI liên tục góp mặt trên các bản tin khi GlobalFoundries công bố sẽ đưa công nghệ FD-SOI 22nm vào sản xuất ở nhà máy Dresden. Đầu tuần này tôi cũng có dịp nói chuyện với Thomas Skotnicki về quá trình (và nó thực sự là một câu chuyện dài) FD-SOI xuất phát từ luận văn tiến sĩ của ông cho đến khi nó được sản xuất đại trà và có mặt trên khắp thế giới. Thế nhưng do những hiểu biết về FD-SOI vẫn rất hạn chế so với FinFET, tôi nghĩ rằng có lẽ đó sẽ là một chuyện hay nếu tôi quay lại tìm hiểu động lực nào và cách nào đã dẫn đến sự ra đời của FD-SOI.

fd_soi1

Khi đến mức 28/20nm thì công nghệ bán dẫn phẳng vấp  phải nhiều hạn chế. Vùng kênh dẫn bên dưới cực cổng trở nên quá ngắn và cực cổng không còn đủ mạnh để điều khiển nó một cách chính xác nữa. Cực cổng có thể điều khiển phần trên của kênh dẫn nhưng càng đi xuống bên dưới thì khả năng điều khiển kênh dẫn càng kém đi. Cụ thể, khi cực cổng ở trạng thái tắt thì vẫn còn những đường dẫn giữa cực source và cực drain và điều này làm cho dòng rò trở nên rất cao. (Xem hình bên trên.) Rõ ràng là ta cần phải có một kiến trúc mới cho các transistor.

Yêu cầu cơ bản là toàn bộ kênh dẫn cần phải nằm gần cực cổng để nó có thể được điều khiển một cách chính xác. Một giải pháp là xây dựng kênh dẫn như một miếng vây (fin) mỏng (giống như vây cá mập, đó là lý do tại sao nó có tên gọi như vậy) rồi tạo cực cổng bọc xung quanh kênh dẫn. Đó chính là FinFET. Do miếng vây rất mỏng nên kênh dẫn luôn ở gần cực cổng do đó nó được điều khiển rất tốt và rất ít rò rỉ.

fd_soi2

Một cách khác là xây dựng cấu trúc theo phương ngang. Nếu một kênh dẫn mỏng được đặt bên trên một lớp cách điện, và cực cổng được đặt lên trên kênh dẫn thì ta lại có khả năng điều khiển tốt và ít rò rỉ. Điều này đơn giản là do không còn đường nào trong kênh dẫn nằm xa cực cổng, và ít bị điều khiển, bởi vì chất cách điện là … chất cách điện, thế thôi. Dòng điện không thể chạy qua đó. Transistor này không tốt bằng FinFET do nó chỉ điều khiển một mặt của kênh dẫn, nhưng nó lại dễ sản xuất hơn nhiều. Đó là với FD-SOI có lớp box dày hay còn gọi là thick-box FD-SOI (box là viết tắt của buried oxide, là lớp chất cách điện bên dưới kênh dẫn). Tuy nhiên, nếu lớp box mỏng thì về nguyên tắc tấm nền (substrate) trở thành một kiểu cực cổng thứ hai nằm phía sau và có thể được dùng để điều khiển cực cổng, mặc dù không thể bật hay tắt kênh dẫn nhưng có thể tác động đến hoạt động của nó. (Xem hình bên trên.)

fd_soi3

Hình trên mô tả cách hoạt động của kiểu phân cực thuận cho cực body (forward body bias hay FBB). FBB có thể được thực hiện với mức điện áp lên đến khoảng 1.5V (GlobalFoundries cho rằng họ có thể dùng đến 1.8V cho công nghệ 22nm). FBB được sử dụng khi cần hiệu suất cao hơn. Transistor trở nên nhanh hơn mà mức rò rỉ chỉ cao hơn chút ít. Khi mạch điện ở trạng thái chờ thì FBB được ngừng để giảm dòng rò. Một cách khác vận dụng khác là giảm điện áp nguồn xuống, điều này sẽ làm transistor trở nên chậm đến mức có thể không đáp ứng được yêu cầu về tốc độ, rồi sau đó áp dụng FBB để tăng tốc trở lại. Do điện áp vẫn thấp, dòng rò sẽ giảm và, tất nhiên, công suất tiêu hao sẽ giảm đáng kể (do công suất tỷ lệ thuận với bình phương điện áp).

fd_soi4

Do FBB được điều khiển bằng phần mềm, nó có thể được sử dụng như một giải pháp thay đổi điện áp và tần số động (dynamic voltage and frequency scaling hay DVFS) nhờ phần mềm. Các phần mềm hỗ trợ thiết kế cũng như các quy trình cần thiết cho FBB hầu như không có gì thay đổi. Biểu đồ bên trên cho thấy tính hiệu quả của công nghệ 22FDX của GlobalFoundries. Đường màu đỏ là của công nghệ 28HKMG, đường màu xanh lá cây là của công nghệ 22FDX còn đường màu xanh dương là của công nghệ 22FDX với FBB ở điện áp 1.5V.

fd_soi5

FBB còn có thể được dùng để giảm thiểu việc phải thiết kế vượt yêu cầu (overdesign) bằng cách làm cho các con chíp “chậm” (slow) và “bình thường” (typical) hoạt động nhanh hơn. Điều này làm thay đổi xác suất phân bố của các con chíp theo hướng nhanh hơn và ít phân tán hơn. Một trong những điểm đáng giá của quy trình 22FDX của GlobalFoundries là nó có thể giảm điện áp nguồn xuống đến tận mức 0.4V.

fd_soi6

Có thể bạn đã từng nghe rằng FD-SOI sử dụng một loại wafer mắc tiền. Điều đó là chính xác. Nhưng, thực ra, đó là do một vài “mặt nạ” đã được sử dụng. Tôi phải đặt nó trong dấu ngoặc kép bởi vì thực ra không có lớp mặt nạ nào được sử dụng cả. Tấm wafer ban đầu trông giống như trong hình mô tả bên trên. Trong công nghệ 28nm, lớp silicon bên trên cùng dày 12nm còn lớp box dày 20nm. Một phần (khoảng 5 đến 6nm) của lớp silicon bên trên bị tiêu thụ trong quá trình xử lý nên kênh dẫn còn lại chỉ dày khoảng 6nm. Với công nghệ 22nm, các con số này còn nhỏ hơn nữa. Phần còn lại của quy trình sản xuất thì thực ra còn đơn giản hơn công nghệ bulk CMOS tương ứng do nó cần ít lớp mặt nạ hơn và ít bước xử lý hơn (và chỉ bằng khoảng một nữa số lớp mặt nạ FEOL so với quy trình FinFET tương ứng, mặc dù ở BEOL thì tất nhiên là không có gì thay đổi).

Mọi công nghệ SOI đều thừa hưởng một số đặc tính ưu việt so với công nghệ bulk:

  • không cần phân cực cho các well
  • tính cách ly giúp cho việc chế tạo mạch RF đơn giản hơn
  • chống latch-up tốt hơn
  • chống các tia bức xạ tốt hơn (thực tế, lần đầu tiên SOI được sử dụng là trong vũ trụ)
  • giảm điện dung ký sinh (đây là một trong những vấn đề khó khăn đối với FinFET)

FD-SOI với lớp box mỏng còn có thêm thuận lợi về FBB. Còn tính chất “fully depeleted” làm cho việc sản xuất dễ dàng hơn do việc đảm bảo sự “không có gì” thì khá đơn giản.


Advertisements

Trả lời

Mời bạn điền thông tin vào ô dưới đây hoặc kích vào một biểu tượng để đăng nhập:

WordPress.com Logo

Bạn đang bình luận bằng tài khoản WordPress.com Đăng xuất / Thay đổi )

Twitter picture

Bạn đang bình luận bằng tài khoản Twitter Đăng xuất / Thay đổi )

Facebook photo

Bạn đang bình luận bằng tài khoản Facebook Đăng xuất / Thay đổi )

Google+ photo

Bạn đang bình luận bằng tài khoản Google+ Đăng xuất / Thay đổi )

Connecting to %s

%d bloggers like this: