Công nghệ 3-D cho chíp bán dẫn – Phần 1: FinFET

Bài viết “3D Chips Grow Up” của Rachel Courtland đăng trên tạp chí IEEE Spectrum số tháng 1/2012 giới thiệu hai kỹ thuật 3D được dự đoán sẽ giúp công nghệ bán dẫn theo kịp, và có thể vượt qua, Luật Moore. Chuyên Mục Công Nghệ sẽ trình bày lại bài viết này trong 2 phần:


Gần 50 năm kể từ khi Gordon Moore dự đoán về những con chíp nhanh hơn và rẻ hơn theo thời gian, chúng ta đã làm cho chúng nhỏ đến mức gần như chạm vào các giới hạn vật lý. Cái thời mà ta có thể thu nhỏ các transistor một cách dễ dàng đã qua lâu rồi. Những con chíp mới nhất và nhanh nhất là kết quả của hàng loạt bước xử lý về vật liệu cũng như về thiết kế. Thế nhưng chúng vẫn rò rỉ rất nhiều năng lượng và chứa những transistor có chất lượng không đồng đều đến mức mà chúng khó có thể hoạt động như dự tính.

May mắn thay các nhà làm chíp đang có hai sáng kiến để nâng cao khả năng hoạt động và giảm công suất tiêu thụ một cách đáng kể cho các con chíp. Điểm mấu chốt trong cả hai sáng kiến này là phát triển con chíp trên một chiều thứ ba nữa, chiều thẳng đứng. Điều đó sẽ được thực hiện cho riêng từng transistor cũng như cho cả con chíp. Trong năm 2012, các con chíp sẽ bắt đầu trở thành những hình lập phương.

Mãi cho đến gần đây, các transistor trong các bộ vi xử lý vẫn còn là những cấu trúc phẳng được tạo ra trên bề mặt của tấm silicon. Mỗi transistor (FET – field-effect transistor) có một cực source, một cực drain, một kênh dẫn (channel) nối cực source và cực drain, và một cực gate nằm bên trên kênh dẫn để điều khiển dòng điện chạy qua kênh dẫn. Trong cấu trúc phẳng này, chỉ có cực gate và một lớp điện môi mỏng nằm giữa cực gate và kênh dẫn là nằm bên trên tấm silicon.

Transistor 3-D, hay FinFET, điều khiển dòng điện chạy giữa cực source và cực drain hiệu quả hơn nhờ cực gate bao bọc kênh dẫn ở cả 3 mặt. (Hình minh hoạ: Emily Cooper. Nguồn: IEEE Spectrum Magazine)

Tháng 5 năm 2012, Intel đã tiết lộ kế hoạch về bước đầu tiên rời bỏ nền tảng transistor phẳng. Nền tảng transistor mới sẽ được sử dụng trong bộ vi xử lý có tên mã Ivy Bridge và sẽ ra mắt thị trường trong nửa đầu năm 2012.

Công nghệ transistor mới này, thường được gọi là FinFET, sẽ giải quyết một trong những vấn đề chính khi thu nhỏ các con transistor truyền thống: dòng rò (leakage current). Transistor càng nhỏ thì khả năng điều tiết của cực gate càng yếu và dòng điện dễ dàng rò qua kênh dẫn ngay cả khi mà con transistor phải ở trong trạng thái không dẫn điện. Intel đã thiết kế transistor mới với một kênh dẫn nhô lên khỏi bề mặt tấm silicon giống như một cái vây cá (fin) và điều khiển kênh dẫn này bẳng một cực gate bao phủ 3 mặt của kênh dẫn thay vì chỉ một mặt như trong các transistor truyền thống.

finfet_planar_fet

Transistor truyền thống và FinFET tích hợp trên cùng một chíp silicon (Nguồn: IMEC)

Công nghệ transistor 3-D này cho phép các nhà sản xuất chíp tiếp tục thu nhỏ các transistor để tăng tốc độ mà không bị rò rỉ năng lượng. Trong thực tế, Intel ước lượng rằng các chíp Ivy Bridge sản xuất trên nền tảng 22nm sẽ nhanh hơn khoảng 37% khi hoạt động ở mức điện áp thấp và tiêu thụ năng lượng ít hơn một nửa so với chíp 32nm cũng của Intel.

Thời điểm mà Intel giới thiệu công nghệ này vẫn gây ngạc nhiên cho dù việc Intel phát triển công nghệ 3-D đã được dự báo từ trước. “Đưa một công nghệ từ phòng thí nghiệm sang sản xuất là một việc không hề đơn giản,” Tom Halfhill, một chuyên gia phân tích ở Linley Group (Mountain View, California,) nói. Theo Tom Halfhill, dựa vào những lộ trình đã được công bố thì các nhà sản xuất chíp khác đang theo đuổi công nghệ FinFET đang đi sau Intel từ 4 đến 5 năm. “Theo những gì chúng tôi biết, không có công ty nào khác gần đạt được khả năng sản xuất đại trà,” Tom Halfhill nói.

(xem tiếp Phần 2: Through-Silicon Via)


  • Nguyên bản tiếng Anh: “3-D Chips Grow Up,” Rachel Courtland, IEEE Spectrum Magazine, January 2012.
  • Người dịch: Tạ Minh Chiến
  • Hiệu chỉnh: Phạm Duy Đông
Advertisements

One comment

  1. FinFET đang có dấu hiệu trở thành xu hướng của Fab, từ Intel, IBM, GlobalFoundries đến TSMC. Mới nhất là TSMC dự kiến sẽ bắt đầu thực hiện trong năm nay, 2013. [http://eetimes.com/electronics-news/4411693/TSMC-starts-FinFETs-in-2013–tries-EUV-at-10nm]

Trả lời

Mời bạn điền thông tin vào ô dưới đây hoặc kích vào một biểu tượng để đăng nhập:

WordPress.com Logo

Bạn đang bình luận bằng tài khoản WordPress.com Đăng xuất / Thay đổi )

Twitter picture

Bạn đang bình luận bằng tài khoản Twitter Đăng xuất / Thay đổi )

Facebook photo

Bạn đang bình luận bằng tài khoản Facebook Đăng xuất / Thay đổi )

Google+ photo

Bạn đang bình luận bằng tài khoản Google+ Đăng xuất / Thay đổi )

Connecting to %s

%d bloggers like this: